정보처리기사 전자계산기 핵심 요약1

전자계산기 핵심 요약1

 

1.    

캐리는 x,y가 모두 1일 때 1 = AND

합은 x,y가 다를 때 1 = XOR

---

2.     회로의 논리함수가 다수결 함수를 포함하고 있는 것은 전가산기

---

3.     전가산기(full-adder)의 carry 비트를 논리식으로 나타내면 C = xy + ( x 쁠마 y )z

---

4.     일반적으로 n비트의 2진 병렬 가산기는 어떻게 구성되는가 ?

-      n개의 전가산기로 구성

---

5.     병렬 가산기를 구성하는 각각의 전가산기 출력 캐리를 미리 예측 및 처리하여 리플캐리 지연을 제거한 가산기는 ?

-      Carry Lookahead Adder

---

6.    

A에 임의의 수를 가정하고, B는 All 1’s이므로 모든 비트가 1이다.

A = 0011, B = 1111, C = 1

0 0 1 1

1 1 1 1

     1

è  1 0 0 1 1 : 여기서 2의 보수 표현에서는 제일 앞의 자리올림은 무시한다

è  결국에는 A와 같은 것을 볼 수 있다 .

---

 7.     디코더의 특징

ㄱ.   입력이 2개 된다면 출력은 2의2승으로 4개의 출력이 나온다 .

ㄴ.   AND 게이트로 구성되어 있다.

ㄷ.   디코더로 전가산기 회로를 설계할 때 3X8 디코더 1개, 4입력 OR 게이트 2개

ㄹ.   조합논리회로 중 중앙처리장치에서 번지 해독, 명령 해독 등에 사용되는 회로

---

8.     Multiplexer , demultiplexer의 선택 선을 구하는 방법

-      예를 들어 각각 16개 , 32개 일 때 둘다 2의 n승이 선택 선이므로 각각 4개 , 5개

---

9.    

디멀티플렉서(demultiplexer) : 1개의 input line과 n개의 selection line을 갖는다

디멀티플렉서 : 1개의 input line과 n개의 selection line에 의해 2n개의 output line중 하나를 선택한다

하나의 입력 정보를 여러 개의 출력선 중에 하나를 선택하여 정보를 전달하는데 사용

---

 10.  전파지연이란?

-      gate상의 operating speed는 propagation delay에 반비례한다.

-      전파지연은 연산 장치(Arithmetic Logic Unit) path에서 가장 긴 delay를 말한다

-      더 빠른 gate를 사용함으로써 propagation delay time을 줄일 수 있다.

-      ALU의 parallel-adder에 전파지연을 줄이기 위해 carry lock ahead를 사용한다

---

11.  순서 논리 회로

-      논리 게이트 외에 메모리 요소와 귀환(feedback) 기능을 포함한다

-      순서 논리 회로의 출력은 현재 상태의 입력상태와 전 상태에 의해 결정되며 회로의 동작은 내부 상태와 입력 등의 시간 순차에 의해 결정된다

-      순서 논리 회로의 출력은 입력 상태와 메모리 요소들의 상태에 따라 값이 결정되므로 언제나 일정한 값을 갖지 않는다

---

12.  플립플롭

-      D 플립플롭은 RS 플립플롭의 변형된 형태의 플립플롭이다

-      T 플립플롭은 JK 플립플롭의 두 개의 입력을 하나로 묶은 플립플롭이다

-      D 플립플롭의 D 입력에 1을 입력하면 출력은 1이 된다

-      JK 플립플롭의 입력 JK에 동시에 0이 입력되면 출력은 현 상태의 값이 된다

---

13.  플립플롭의 기능

-      기억 기능

---

14.  순서논리회로가 아닌 것은 가산기 회로

---

15.  RS 플립플롭

R	S	Q(n+1)
0	0	Qn(불변)
0	1	1
1	0	0
1	1	모순

 

---

16.  출력 측의 일부가 입력 측에 피드백 되어 유발되는 레이스 현상을 없애기 위해 고안된 플립플롭은 M/S 플립플롭

---

17.  레지스터

-      레지스터는 워드를 구성하는 비트 개수만큼의 플립플롭으로 구성

-      여러 개의 플립플롭은 공통 클록의 입력에 의해 동시에 여러 비트의 입력 자료가 저장된다

-      레지스터를 구성하는 플립플롭은 저장하는 값을 임의로 설정하기 위해 별도의 입력단자를 추가할 수 있으며, 저장값을 0으로 하는 것을 설정해제 (CLR)라 한다

---

18.  D 플립플롭

D	Q(n+1)
0	0
1	1

 

---

19.  JK플립플롭

J	K	Q(n+1)
0	0	Qn(현재)
0	1	0
1	0	1
1	1	보수(toggle)

 

---

20.  디지털 IC의 특성을 나타내는 중요한 비교평가 요소

-      전파 지연 시간

-      전력 소모

-      팬 아웃(fan-out)

-      잡음 허용치

---

 21.  디지털 IC의 특성을 나타내는 내용 중 전달지연 시간이 가장 짧은 것부터 차례로 나열 하면 ?

-      ECL --> TTL --> CMOS --> MOS

---

22.  모듈러스-14 카운터는 몇 가지의 상태를 가지며, 이 카운터를 구성하기 위한 최소의 플립플롭의 수는 몇 개인가 ?

-      상태 : 14가지 , 플립플롭 : 4개