정보처리기사 전자계산기 구조 요약 9

전자계산기 9장

 

1.     하나의 명령을 처리하는 과정

-      인스트럭션 패치

-      인스트럭션 디코딩

-      오퍼랜드 패치

-      실행

-      인터럽트 조사

---

2.     메이저 스테이트 ( Major State ) 4가지

-      현재 CPU가 무엇을 하고 있는가를 나타내는 상태

---

3.     인출 단계 ( Fetch Cycle )

-      명령어를 주기억장치에서 중앙처리장치의 명령 레지스터로 셋(Set)시켜서 해독

-      명령어를 가져오기 위해 기억장치에 접근

-      명령어 종류를 판별

-      명령어가 제어점을 제어

-      동작 순서

MAR ß PC

MBR ß M[MAR]

PC ß PC +1

IR ß MBR[OP]

---

4.     간접 단계 (Indirect Cycel)

-      오퍼랜드의 주소를 읽어내는 단계

-      주소부가 간접 주소인 경우에만 수행

-      유효주소를 계산하기 위한 단계

-      기억장치로부터 주소 인출

-      동작 순서

MAR ß MBR[AD]

MBR ß M[MAR]

---

5.     실행단계 (Execute Cycle)

-      실행 상태에서 Interrupt 요청이 발생되면 Interrupt로 가고 아니면 Fetch 상태로 감

 

-      ADD

ㄱ.   MAR ß MBR[AD]

ㄴ.   MBR ß M[MAR]

ㄷ.   AC ß AC + MBR

 

-      LDA ( Load to AC )

ㄱ.   MAR ß MBR[AD]

ㄴ.   MBR ß M[MAR]

AC ß 0

ㄷ.   AC ß AC + MBR

 

-      STA (Store AC)

ㄱ.   MAR ß MBR[AD]

ㄴ.   MBR ß AC

ㄷ.   M[MAR] ß MBR

 

-      BSA ( Branch and Save Return Address )

ㄱ.   MAR ß MBR [AD ]

MBR [ AD ] ß PC

PC ß MBR [ AD ]

ㄴ.   M [ MAR ] ß MBR [ AD ]

ㄷ.   PC ß PC + 1

 

---

6.     인터럽트 단계 ( Interrupt Cycle )

-      서브루틴의 호출이라고도 함

-      인터럽트가 끝나면 항상 Fetch 상태로 변천

-      동작 순서

ㄱ.   MBR [ AD ] ß PC

PC ß 0

ㄴ.   MAR ß PC

PC ß PC + 1

ㄷ.   M [ MAR ] ß MBR

IEN ß 0 : 인터럽트가 진행되면 다른 인터럽트를 배제하기 위해 IEN 플래그에 0을 셋 시킴